概括介绍电磁干扰对电子系统的危害和影响，电磁兼容性设计的原因、原则，抗干扰的一般措施。
结合在设计方面的实际经验，阐述电子系统电磁兼容性设计的方法和技巧，确保电子系统实现最优性能。关键词：电磁兼容性；电磁干扰；；布局；布线；去耦中图分类号：砷圆30．24文献标识码：文章编号：1671?9654(2003)一03?043?03眦朗-，(函嘲。啪舰“泐1矿渤砒趔劭咒池弛学，饶哪倪“徽咒，410124)昀：盯工1删?锄，(二皿。撕，11。-Ⅱ-(：?．，叫(疆商10吐瞽．：血加1啪；11日；；；；曙一、咱们玩家啊引言。印制电路板是电子产品中电路元件的支撑，它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，的元器件密度越来越高，尤其在最近的二十年间，几乎所有的电子设备都采用数字化设计。在针对高技术、高速度的数字电路系统的板设计过程中，电磁兼容性设计非常重要，它不仅关系到电路能否获得最佳性能，而且关系到电路系统能否完成最基本的设计要求。电磁兼容性设计最初只是军事、航空航天等领域电子设备关注的范畴，在我国电磁兼容性长时间被看成“黑箱艺术”，没有引起足够的重视，目前，国内已有许多工程专家在研究它的重要性。
二、电磁兼容电磁兼容性指电气和电子系统、设备和装置，在设定的电磁环境中，在规定的安全界限内以设计的等级或性能运行，而不会由于电磁干扰引起损坏或不可接受的性能恶化的能力。如果在电路设计中电磁兼容性不足，产生破坏性的电磁从一个电子设备通过辐射或传导的方式传到另一个电子设备的，影响电子设备的性能，也就是说在系统中产生了电磁干扰。电子系统的电磁干扰主要由以下四方面的原因：(一)射频干扰射频(心)是指一个用于通信目的的连续频率范围的电磁辐射，主要以辐射和传导两种方式传送。
由于现在的无线电发射设备(如移动电话、无线电遥控单元、广播电视发射台等)数量的激增，大量具有一定能量的射频干扰信号对电子系统造成了极大的威胁。有害的射频干扰信号并不需要多大的功率，收稿日期：2003一06?10作者简介：王文杰(1968一)，上海虹人，讲师，华中科技大学在读硕士研究生。?43?长沙航空职业技术学院学报第3卷场强为1～10的射频干扰足够影响周围电子设备的正常工作。因此在欧、美许多国家为避免射频干扰影响其它设备，在法律上对射频信号的能量及范围作出了严格的强制性的规定。(二)静电放电具有不同静电电压的物体在靠近或直接接触时会引发静电电荷转移，可导致敏感设备被破坏或功能受损的现象称为静电放电。由于现代微电子技术的发展，集成芯片内部的元件非常密集，这些高速、高集成度的芯片的灵敏度非常高，很容易受到外界静电放电影响而损坏，造成电子系统永久性的破坏，在我国南方湿热的天气条件下，静电放电的影响尤为常见。(三)电力干扰随着越来越多的电子设备接入电力主干网，潜在的电力干扰出现了。这些干扰包括：电力线极品干扰、电快速瞬变、电涌、电压变化、电力线谐波等。这些干扰对新型的数字系统的影响非常大，它可能引起系统参考电平发生变化，产生错误的数字信号，导致系统的紊乱。(四)自兼容性系统内部各元件之间、导线与元件之间由于性能不同而产生的干扰被称为自兼容性干扰。自兼容性是一个经常被忽视的问题，同时也是影响设备本身性能的最大问题。系统设计者在了解这方面的问题后，配合自兼容设计，可以极大地避免系统内部故障的发生，减少成本并使系统性能更加安全可靠。三、电磁兼容性设计的原则为降低电磁干扰，确保电子线路获得最佳性能，在的设计中，应充分考虑电磁兼容性。电磁兼容性设计应遵循以下原则：(一)布局合理的布局是电路设计的基础。在设计过程中，首先考虑的尺寸大小，过大，印制线条长，阻抗增加，抗干扰能力下降补充，成本增加；过小，则散热不好，且邻近线条易受干扰。
再确定特殊元件位置。最后，根据电路的功能单元对电路的全部元件进行综合的合理布局。布局时应考虑：1．按照电路的流程安排各功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持方向一致。2．以每个功能单元电路的核心元件为中心，围绕核心元件进行布局。元件应均匀、整齐、紧凑地排布在板上，尽可能减少和缩短各元件之间的引线连接。
3．在高频下工作电路要考虑元器件之间的分布参数，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能放置太近，输入、输出元器件应尽量远离。4．一般电路应尽可能把元器件平行排列，这样不但美观，而且装焊容易，便于批量生产。5．位于板边缘的元器件，离电路板边缘一般不小于2，电路最佳形状为矩形，长宽比为32或43。板面尺寸大于200150时，应考虑电路板承受的机械强度。6．重量超过30克的元器件，应当使用支架固定，然后焊接。
对于那些又大又重，发热量多的元器件，不宜装在板上，而应装在整机的机箱底板上，且应考虑元器件的散热问题，热敏元件应远离发热元件。7．应保留板定位孔及固定支架所在的位置。(二)布线在进行完合理的布局后，即可进行有效的布线。布线时应考虑：1．输入、输出端用导线应尽量避免相邻平行，以免发生反馈耦合。2．导线的最小宽度由导线与绝缘基板间的粘附强度和电流值决定。当铜箔厚度为0．05，宽度为1～1．5时，通过2电流，产生的温度不高于3℃。因此，导线宽度为1．5可满足要求。如果是数字电路，通常选0．2～0．3导线宽昨。3．导线之间的最小间距由最坏情况下的线间绝缘电阻和击穿电压决定。对于数字集成电路，只要工艺允许，线距可小到5～8。而对于某些元器件或导线之间可能存在较高电位差的情况，应加大它们之间的线距，以免静电放电引起意外的短路发生。4．印制电路板导线拐弯处一般取圆弧形，而找绿色sf直角或锐角在高频电路中会影响电气性能。避免使用大面积铜箔，因为它在长时问受热时易发生铜箔膨?44?第3期王文杰，等：的电磁兼容性设计胀和脱落现象。如果必须使用大面积铜箔(如集成芯片的下方铜箔面积一般较大)时，最好采用栅格状，有利于排除铜箔与基板问粘合剂受热而产生的挥发性气体。5．专用零伏线、电源线的线宽应大于1，电源线和地线尽可能靠近，整块板上电源线与地线要呈“井”字分布，以便使分布电流达到均衡；要为模拟电路专门提供一条零伏线。为减少线间串扰，必要时可增加印制线间距离或安插一些零伏线作为线间隔离。
在控制线的入端加接?去耦电路，以便消除输出端可能出现的干扰因数。
印制弧上的线宽不要突变，导线的拐角要为钝角。6．焊盘中心孔要比器件引线直径稍大，一般取+1．2(为引线外径)；而对于高密度的数字电路，焊盘的最小直径可取+1．0。四、抗干扰措施在清楚电磁兼容性设计的原则后，对电磁干扰的抵制可以采用一些措施来提高电路的抗干扰性能。常见的措施有：(一)屏蔽。采用金属机壳或用金属封装的元器件能有效地抵制外界射频信号的干扰。(二)接地。在易产生静电积累处适当安排接地。
若板既有模拟电路又有数字电路时，要把模拟地与数字地分开。高频电路宜采用多点串联接地，同时在高频元件周围尽量采用栅格状大面积的地箔。地线应尽量加粗，因为地线上的电流一般是印制板上允许电流的三倍，故地线线宽一般在2～3以上。所有地线应构成闭合环路等。(三)电源线应加粗，以减少环路电阻；同时使电源线、本网络游戏这一点优秀地线的走向与数据传输的方向一致，以提高电路的抗干扰能力。(四)在时钟频率超过5眦，上升时间小于5的数字电路，为减小元器件问或导线间的射频干扰，可采用功能分区或多层板设计。功能分区是指把电路中完成不同功能的单元电路用一块无铜箔片的空白区隔离，各功能区采用搭桥方式连接，这样既保证信号的传输，有可提高电路抗辐射与抗传导干扰的能力。
多层板则是将电源或地的走线布置在中问某一单独的板面上，布置在顶层或底层的元件或导线采用电镀过孔方式连接，这样为射频干扰信号提供了一个低阻抗的接地路径。(五)滤波去耦。
电磁兼容设计最常见的方法是在各关键部位或核心元件周围配置适当的去耦滤波电容。
具体方法有：1．电源输入端跨接10～100的电解电容，滤除电源产生的噪声干扰。2．原则上每个集成芯片周围都应布置一个0．01的电容，以抑制噪声干扰。3．对于一些抗干扰能力弱、关断时电压变化大的器件(如删、等)，应在芯片的电源线与地线之间直接加去耦电容。
4．在上有接触器、继电器、按键等元免费网游件，由于操作时易产生较大的火花放电，可用电路吸引放电电流。五、结束语电磁兼容性设计涉及的问题不仅限于以上所提，对于一名电子工程师，必须从电路系统设计及电磁兼容性设计等多角度综合考虑，使电子设备达到设计性能的最优化。参考文献：[1．．．“”[．?，．．．1996．2．．．“硪抽”[．卜叮．1992．[40龇．．．电磁兼容和印制电路板[．人民邮电出版社，2002．12．?45?的电磁兼容性设计作者：王文杰，吴进作者单位：长沙航空职业技术学院,湖南,长沙最新,410124刊名：长沙航空职业技术学院学报英文刊名：年，卷(期)：2003,3(3)被引用次数：6次参考文献(3条)1.电磁兼容和印制电路板20022.19923.1996引证文献(6条)1.杨红英.徐?.郭霞的抗干扰设计[期刊论文-科技信息2010(17)2.洪小丽.肖弦微机测量系统中的抗干扰措施[期刊论文-自动化仪表2007(7)3.赵帅基于超声与嵌入式服务器的远程位移信息监控系统设计[学位论文硕士20074.于月森.伍小杰.王青春高速电路印刷电路板的可靠性设计[期刊论文-电子质量2006(11)5.史建华.潘宏侠基于抗干扰技术的板设计[期刊论文-科技情报开发与经济2006(2)6.单鸣雷基于超声与技术的,6气体浓度智能监控[学位论文硕士2006。